考虑工艺偏差的容软错误锁存器设计

作者： 黄正峰 ; 申思远 ; 王志

摘要： 随着集成电路工艺尺寸的不断降低,CMOS电路越来越容易受到单粒子效应的影响并产生软错误.为了降低电路软错误率,提出一种高可靠的容软错误锁存器.该锁存器采用分离反相器P、N管栅极的方法构建内部冗余存储节点使其对SEU完全免疫,并且进行了滤波设计使其可以屏蔽SET.HSPICE的仿真结果表明,与其他加固结构相比,该锁存器在综合考虑容错性能和开销时有明显的优势,而且受到工艺偏差和温度的影响较小.

关键字： 锁存器 软错误 单粒子效应 工艺偏差

---

上一篇：基于自适应稀疏表示的多聚焦图像融合
下一篇：一种低功耗、抗软错误的TCAM系统设计