关于我们MORE>>
    中国航天科技集团公司是根据国务院深化国防科技工业管理体制改革的战略部署,经国务院批准,于1999年7月1日在原中国航天工业总公司所属部分企事业单位基础上组建的国有特大型高科...
当前位置:首页 > 期刊导读 > 2015 > 04 >

基于FPGA的六级流水线MIPS处理器设计

作者: 孙巧稚 ; 施慧彬

摘要: 设计出了一种兼容MIPS指令集的32位六级流水线嵌入式处理器.六级流水线的划分平衡了各个阶段的任务.并详细介绍了数据冲突和控制冲突的解决方法.该处理器使用FPGA实现,在DE2芯片上的运行时钟频率可达81.7 MHz.最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证.


关键字: MIPS 流水线处理器 冲突 FPGA


上一篇:基于主题聚类的Web资源个性化推荐研究
下一篇:一种基于双缓冲和XYX路由的片上网络容错机制设计