并行AES算法加密解密电路的高效实现

作者： 李冬冬 ; 杨军

摘要： 介绍了AES算法的基本原理,为了在加密和解密过程中轮操作能够共用,结合算法的结构特点,设计了等效的轮操作结构,使用迭代的方式设计了通用的AES算法加密解密电路结构,通过外部输入信号控制其工作在加密或解密状态,整个加密解密系统电路由6个AES算法核并行组成,以提高算法处理速度.综合仿真结果显示,系统电路时钟频率为177.9 MHz,处理速度达到5.69Gb/s.

关键字： AES算法 迭代 并行 轮操作 FPGA

---

上一篇：片上网络分组混合并行仲裁器的设计
下一篇：基于数据分布规律的分段组合支持向量机研究