适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现

作者： 张洪伦 ; 巴晓辉 ; 李健 ; 陈杰

摘要： 设计并实现了一种适用于SBAS和Galileo卫星导航系统的(2,1,7)卷积码的Viterbi译码器.由于卫星导航系统中的数据率不高,采用串行结构实现Viterbi译码器,并且多通道复用同一译码器,以节省电路面积.此外,采用改进的加比选单元并通过寄存器交换法对幸存路径进行管理,以进一步优化电路结构.为了减少RAM的使用,利用同址更新技术将路径度量累加值和幸存路径存储至RAM.译码电路通过FPGA验证,采用SMIC65nm工艺库进行综合,该译码器逻辑电路的面积为4 738μm2.

关键字： SBAS Galileo Viterbi 电路设计

---

上一篇：基于SiGe工艺的线性功率放大器设计
下一篇：分支预测与值预测在VLIW处理器中的实现