基于 SVA 的跨时钟域协议验证方法

作者： 范毓洋 [1] ; 刘万和 [2] ; 田毅 [1]

摘要：现代 SoC 设计不可避免会遇到跨时钟域的问题，分析了五种常用典型跨时钟域同步电路和各常用典型同步电路的协议，针对跨时钟域电路难以验证的问题，提出了基于 SystemVerilog 断言的跨时钟域协议验证方法。通过采用 SystemVerilog 断言定义各常用典型跨时钟域电路的协议，使得跨时钟域同步电路的传输协议在功能仿真中得到验证。仿真结果表明此方法能够完成跨时钟域电路协议验证。

关键字： 亚稳态 跨时钟域 协议验证 断言

---

上一篇：一种改进型 Data-aware 结构的亚阈值 SRAM 电路
下一篇：基于寄存器压力差异化的 VLIW DSP 编译器超块调度算法