一种改进型 Data-aware 结构的亚阈值 SRAM 电路

作者： 黄海超 [1] ; 陈昕 [1] ; 金威 [2] ; 何卫锋 [2]

摘要：针对传统 Data-aware 结构 SRAM 读操作过程中出现的行半选择带来的功耗浪费问题,提出了一种改进型data-aware 9T 结构的 SRAM 电路.与传统 SRAM 相比,该结构通过 Cross-Point 读的访问方式解决了读过程中被选中行中,由于半选择单元存在读通路引起的位线功耗浪费问题.实验数据表明,提出的 SRAM 电路,至多可以降低514%位线上消耗的功耗.测试电路采用0.13μm 工艺,设计了一个16 kb SRAM 电路,工作电压为420 mV,平均功耗为5.37μW.

关键字： 亚阈值 低功耗

---

上一篇：一种基于属性加密的细粒度云访问控制方案
下一篇：基于 SVA 的跨时钟域协议验证方法