HMAC-MD5的 FPGA 优化与实现

作者： 蔡啸 [1,2] ; 李树国 [1,2]

摘要：在信息安全领域,数据完整性和真实性是十分重要的.HMAC-MD5算法是实现数据完整性和真实性验证的一种算法.HMAC-MD5的软件实现性能较低,而它的 FPGA 硬件实现性能较高.为了提高 FPGA 实现的性能,提出了一种二合一的结构,处理512 bit 数据周期数降低至33拍,提高了吞吐率,同时能够支持 HMAC-MD5带密钥输入和不带密钥输入、单 MD5运算的模式选择.本设计在 Stratix Ⅲ 器件上使用 QuartusⅡ 13.0进行综合,在使用了预计算、微指令控制器、资源复用等优化策略之后,最终综合出时钟频率为100 MHz,吞吐率达到1.55 Gb/s,逻辑资源使用为1120 ALUTs.

关键字： HMAc-MD5 FPGA 吞吐率

---

上一篇：图形处理器剪裁加速器的设计与实现
下一篇：基于姿态估计的单幅图像三维人脸重建