图形处理器剪裁加速器的设计与实现

作者： 田泽 ; 邓惠子 ; 张骏 ; 许宏杰 ; 黎小玉

摘要：平面剪裁和视景体剪裁是图形处理器中3D 引擎的核心功能,而在进行复杂场景绘制时,剪裁操作容易成为整个3D 引擎的瓶颈。对此提出一种优化的剪裁加速器结构,并完成了剪裁加速器单元的设计与实现。在 Xilinx Vertex6 XC6VLX760 FPGA 上进行原型验证,电路工作频率可以达到196 MHz,测试功能正确。在 SMIC 65 nm CMOS 工艺下,电路工作频率达到315 MHz,满足设计需求。

关键字： 图形处理器 平面剪裁 视景体剪裁

---

上一篇：求解 VRPSDP 的多邻域导向局部搜索算法
下一篇：HMAC-MD5的 FPGA 优化与实现