Flash型FPGA单粒子瞬态脉冲分段滤除电路设计

作者： 史方显 ; 曾立 ; 王淼 ; 曹建勋 ; 权妙静

摘要：为提高FPGA在辐射环境条件下的抗单粒子脉冲（SET）的能力，设计了一种由多个延时单元和并联逻辑保护单元（Guard Gate，GG）构成的SET脉冲分段滤除电路．将SET脉冲处理延时减小至传统方法的10．42％～49．8％，从而提高电路对SET脉冲的处理能力，同时占用的逻辑资源未有明显增加．

关键字： 单粒子瞬态脉冲 逻辑保护单元 Flash型FPGA

---

上一篇：一种基于T15416的应用程序boot方法
下一篇：基于RSSI技术与模糊评价的DV—Hop改进算法