一种高速LDPC码译码器的设计及实现

作者： 伏思昌 ; 何小海 ; 卿粼波 ; 车倜贲

摘要： 针对目前低密度奇偶校验(LDPC)码译码复杂度大、速率低、占用资源多的问题,深入研究了LDPC码的译码算法.在加性高斯白噪声(AWGN)信道下,对适合硬件实现的最小和译码算法进行了仿真,得到了最佳的量化方案和译码迭代次数.在两种改进的最小和译码算法的基础上,设计出一种新型的LDPC码部分并行译码器,并在Xilinx公司的FPGA XC5VLX110T上完成了算法的实现和时序的优化.经测试,该译码器的吞吐量达到152Mb/s.

关键字： 低密度奇偶校验码 最小和译码算法 部分并行 FPGA

---

上一篇：与Wishbone协议兼容的可裁剪SOC接口协议设计
下一篇：基于改进的人工鱼群算法的车辆优化调度