高速可重构抽取移位单元研究与设计

作者： 常忠祥 ; 戴紫彬 ; 李伟 ; 龚海宁

摘要： 为了提升密码算法中抽取、移位等位操作的处理效率,降低抽取和移位实现的硬件资源消耗,构建了以iButterfly网络为基础的高速可重构抽取移位硬件架构,提出架构所需的路由信息生成算法并进行高速硬件映射.最后对架构进行性能评估,结果表明,提出的抽取移位单元具有较高的处理效率和灵活性,在CMOS 65nm工艺下,32比特抽取移位工作频率可达到2GHz.

关键字： iButterfly网络 路由算法 抽取移位 抽取 移位

---

上一篇：一种基于双缓冲和XYX路由的片上网络容错机制设计
下一篇：基于SAKURA-G实验板的SM4硬件电路能量攻击研究