一种优化低电压SRAM灵敏放大器时序的4T双复制位线延迟技术

作者： 叶亚东 ; 吴秀龙 ; 蔺智挺

摘要： 提出一种减少SRAM存取时间的4T双复制位线延迟技术.该技术主要降低灵敏放大器使能信号的时序变化.该设计通过增加另外一根复制位线并提出一种新的4T复制单元,以优化低电压SRAM灵敏放大器的时序.TSMC 65nm工艺仿真结果表明,在0.6V电源电压下,与传统复制位线设计相比,该技术的灵敏放大器使能信号时序的标准偏差降低30.8%,其读周期减少12.3%.除此之外,由于4T复制单元的MOS管数与传统复制单元相比降低1/3,减小了整体面积开销.

关键字： 低电压SRAM 灵敏放大器使能 复制位线技术

---

上一篇：车联网中基于簇结构的可信异构路由策略研究
下一篇：一种决策表属性值细化的正域约简算法