关于我们MORE>>
    中国航天科技集团公司是根据国务院深化国防科技工业管理体制改革的战略部署,经国务院批准,于1999年7月1日在原中国航天工业总公司所属部分企事业单位基础上组建的国有特大型高科...
当前位置:首页 > 期刊导读 > 2015 > 09 >

基于 FPGA 的高性能3DES 算法实现

作者: 朱欣欣 [1,2] ; 李树国 [1,2]

摘要:传统3DES 算法需要48轮迭代周期,存在吞吐率低的问题,提出二合一的循环迭代结构,该结构完成一次加解密运算需要25个时钟周期,兼容了 ECB 和 CBC 两种工作模式.在 Altera 公司的 Quartus Ⅱ 13.0软件上进行FPGA 实现,选用器件 EP4SGX530NF45C3,延时为3.61 ns,吞吐率达到了709.1 Mb/s,面积为650 ALUTs,性能优于同类设计.


关键字: 吞吐率 循环迭代结构


上一篇:面向 SystemC 的软错误敏感度分析方法
下一篇:基于模糊神经网络的故障检测算法