一种新的8B/10B 编码器设计

作者： 舒志兴 [1] ; 黄鲁 [1] ; 杜学亮 [2,3]

摘要：在深入研究8B/10B 编码原理的基础上，分析编码的内在关联性和逻辑性，给出了一种新的8B/10B 并行逻辑编码方法，并在 Quartus Ⅱ 上进行 EDA 综合和仿真，结果表明相对于现有8B/10B 编码方法，该编码器逻辑运算量小，速度快。

关键字： 8B10B 编码 逻辑优化 游程值

---

上一篇：第一页
下一篇：一种改进的三模冗余任务同步方法