一种提高SRAM写能力的自适应负位线电路设计

作者： 赵训彤 ; 贺光辉

摘要：随着器件尺寸缩小到纳米级,在SRAM生产过程中,工艺偏差变大会导致SRAM单元写能力变差.针对这一问题,提出了一种新型负位线电路,可以提高SRAM单元的写能力,并通过控制时序和下拉管的栅极电压达到自我调节负位线电压,使负电压被控制在一定范围内.本设计采用TSMC 40nm工艺模型对设计的电路进行仿真验证,结果证明,设计的电路可以改善写能力,使SRAM在电压降到0.66V的时候仍能正常工作,并且和传统设计相比,本电路产生的负电压被控制在一个范围内,有利于提高晶体管的使用寿命,改善良率,节省功耗.

关键字： 负位线 静态随机存储器(SRAM) 写辅助电路

---

上一篇：基于用户兴趣分类优化的聚类模型仿真
下一篇：高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计