面积优化的RS（255，239）高速译码器的设计与实现

作者： 龚政辉 ; 文磊 ; 雷菁

摘要：针对基于改进型欧几里德（Modified Euclidean，ME）算法的RS码译码器所存在的不足，提出一种面积优化的欧几里德算法的FPGA实现方案．该方案充分利用改进型欧几里德模块的空闲资源，采用复用的方法将原先的2t个PE模块减少为t个．文章将该面积优化的欧几里德模块应用到RS（255，239）译码器的设计和实现中，以达到减少芯片面积，降低成本的目的．经过仿真和测试，基于此设计的高速并行RS译码器在正确实现译码功能的同时，可以大幅减少硬件资源的占用率，且其吞吐量达到6．4Gbps．

关键字： RS码 面积优化 译码 FPGA 改进型欧几里德算法

---

上一篇：基于弹载存储系统的高速固态数据记录器设计
下一篇：基于小波的多尺度边缘检测在遥感图像处理中的应用