一种高速片上互连接收电路设计

作者： 鲁晟 ; 蒋剑飞 ; 何卫锋 ; 毛志刚

摘要：在片上通信领域，随着片上系统（SOC）以及片上网络（NOC）的发展以及集成核数的增加，全局互连成为片上设计性能与功耗瓶颈．低摆幅互连是一种兼顾高传输率和低能耗设计，它主要由发送电路和接收电路两部分构成．本文提出一种基于TSMC 90nm工艺的接收电路，适用于低摆幅的全局互连．该接收电路结构包括一种改进的灵敏放大器和模拟型判决反馈均衡器，用于消除传输线造成的码间串扰．电路在双时钟沿工作，传输率提升一倍．所设计的接收电路与相关结构相比，性能与单位能耗相当，但平均功耗有较大优势．

关键字： 低摆幅 灵敏放大器 接收电路 双时钟沿电路 判决反馈均衡器

---

上一篇：BP网络隐层神经元数自调节算法的研究
下一篇：粒子群优化的最小二乘支持向量机在通信装备故障预测中的应用