基于HEVC的IDCT变换的VLSI设计与实现

作者： 陈双双 ; 洪亮 ; 何卫锋 ; 毛志刚

摘要：HEVC（High Efficient Video Coding）是继H.264/AVC之后正在研发的新一代视频编码标准.与之前的视频编码标准不同的是,HEVC提出了不同尺寸的变换编码单元来进行图像的空间冗余压缩.本文设计了一种面向HEVC的32点二维IDCT的全流水电路结构.为了减少I/O带宽压力和硬件开销,电路采用了单端口输入输出、蝶形运算展开以及奇偶分离累加的方法.在TSMC90nm工艺下综合得到该电路最快工作频率为315MHz,电路总门数为47K.仿真结果显示该电路结构可以在300MHz频率下对分辨率为4096×2048的超高清视频做30帧/秒的32点IDCT解码.

关键字： HEVC IDCT VLSI 奇偶分离累加 低I O带宽

---

上一篇：基于主题本体树的文本流层次主题检测技术
下一篇：基于改进谱聚类与粒子群优化的图像分割算法